简介:在研发一套基于0.18μm工艺的全新半导体芯片时,由于芯片工艺的要求我们将标准0.18μm工艺流程中的接触孔蚀刻阻挡层由原来的UVSIN+SION改为SIN,但却引进了PID(等离子体损伤)的问题。当芯片的关键尺寸减小到0.18μm时,栅氧化层变得更薄,对等离子体的损伤也变得更加敏感。所以如何改善PID也成为这款芯片能否成功量产的重要攻坚对象。这一失效来源于接触孔阻挡层的改变,于是将改善PID的重点放在接触孔蚀刻阻挡层之后即后段工艺上。后段的通孔蚀刻及钝化层的高密度等离子体淀积会产生较严重的等离子体损伤,因此如何改善这两步工艺以减少等离子体损伤便成为重中之重。文中通过实验验证了关闭通孔过蚀刻中的磁场以及减小钝化层的高密度等离子体淀积中的溅射刻蚀功率可以有效改善芯片的等离子体损伤。通过这两处的工艺优化,使得PID处于可控范围内,保证了量产的芯片质量。
简介:四川长虹公告称,该公司旗下的等离子(PDP)显示屏及模组项目一期工程建设已全部完成,2009年1月进入批量试产,计划3月份正式量产。受去年四川汶川地震等综合因素影响,四川长虹推迟了PDP屏项目的量产时间。公告还表示,四川长虹去年发行分离交易的可转换公司债券募资之后,两次向负责运营PDP屏项目的四川虹欧显示器件有限公司(下“四川虹欧”)增资共4亿元,目前四川虹欧的注册资本约为3.5亿美元、实收资本为2.75亿美元,四川长虹控股50.94%。现在四川虹欧PDP项目设备安装已全部结束,已小批量试产多品种的高清屏模组和全高清屏模组。
简介:在高速光通信系统中,接收端收到的光信号脉冲强度随通信距离、光纤损耗等因素变化,因此需要检测平均光电流,以确定接收端光功率,对应调整放大器增益,实现不同通信距离情况下光信号的高速接收,避免放大器饱和或者增益不足的情况。提出一种光接收电路中平均光电流检测电路的设计。通过运放钳位光电二极管阴极和采样电路,实现对平均光电流的采样与输出。为克服随机失调对采样精度带来的影响,在运放设计中采用了OOS[1](输出失调存储,OutputOffsetStorage)技术,通过采保电路存储输出失调电压,并对应产生失调电流补偿输出失调电流,实现了失调电压的消除,保证了电流采样精度。所提出的平均光电流检测电路采用0.18μmCMOS工艺进行设计。测试结果表明,在1.25Gbps的通信速率下,实现了7.5%的平均光电流采样精度。