简介：AndesCorel除提供AHP，APB，HSMP接几外，亦可通过EILM接口与内存整合，使AndesCoreTM可以不通过AMBABUS直接通过EILM接口撷取指令。然而，嵌入式闪存（Flash）的执行速度目前并不能赶及AndesCoreTM的工作频率，

简介：赛灵思（Xilinx）宣布其Zynq-7000AllProgrammableSoC系列的峰值处理性能提升至1GHz，同时还将采用更小的封装尺寸以实现更高的系统性能和可编程系统集成度。上述增强功能可进一步提高众多高端影像与图形处理应用的系统价值，从而充分满足医疗以及有线与无线设备领域计算密集型系统的要求。

简介：DDR3SDRAM是新一代的内存技术标准，也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本，随着越来越多的SoC系统芯片中集成DDR3接口模块，设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上，设计出DDR3控制器IP软核的整体架构，并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上，设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台，针对设计的具体功能进行仿真验证，并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读／写操作控制。在EDA仿真环境下，DDR3控制器IP软核的总线利用率达到66．6％。