简介：结合美国ADI公司推出低功耗宽带集成锁相环芯片ADF4106的性能特点以及锁相环频率合成器的原理，给出了用ADF4106锁相环芯片设计频率合成器的具体方法，并对其在实际应用中的哭声，杂散，谐波等性能参数进行了比较详细地分析和讨论。

简介：锁相环在信息技术领域中得到了广泛的应用，它牵涉到的电子理论也比较多。但就手机维修来说只了解其工作原理及其作用、特点就可以了。下面我们共同探讨一下锁相环的原理。

简介：锁相环路(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统，具有载波跟踪特性，可以提取淹没在噪声中的信号。锁相环可分为全数字锁相和取样锁相环。其中取样锁相环为数模混合锁相环路，又可分为分谐波采样锁相环和分频式锁相环。分频式锁相环具有较高的稳定度、较低的相位噪声和易于集成等优点，而分谐波采样锁相环还可以提供更低的相位噪声，它们在通信技术中都有着广泛的应用。

简介：本文在集成数字锁相环74297的基础上进行改进,从而使锁相环快速进入锁定状态,在FPGA片内实现全数字锁相环用途极广

简介：介绍了PSpice中扩展新器件模型的四种方法。通过对锁相环电路进行数学分析，使用模拟行为建模建立锁相环的PSpice模型，从仿真的结果可以看出，PSpice对新器件的建模是简洁和高效的。

简介：摘要：

简介：介绍基于旋转坐标变换和基于对称分量法的新型三相锁相环基本原理,借助Matlab/Simulink搭建仿真模型进行分析,结果表明,输入信号在干扰条件不同的情况下,均能有效地实现相位跟踪。

简介：

简介：摘要介绍了一种同步旋转坐标系下的单相锁相环软件算法，使用反馈控制的方式来替代传统算法中的滤波器，以消除Park变换中出现的二倍频分量对锁相环性能影响，具有良好的动态响应和稳态特性。

简介：摘要：为了达到宽频带和低抖动的频率输出，必须借助于高速传输系统。因此，需要实行一种可以有效管理环路带宽的策略以维护锁定频率，减少环路噪声并加快环路的锁定。即通过比较器模块，可以实现全局参考的调节功能，从而有效地比较控制电压和参考电压，并且可以根据需要调整环路参数，以缩短锁定时间，进而提升系统的性能。

简介：在众多的小灵通手机中如：702-S331，708J．718U等手机中，你都会看到同一型号的锁相环模块MB15F03SL。在这里我们就来介绍一下它的用法，该电路用于产生电路所需的接收—本振和发射一本振1．6GHZ频率和接收二本振23315MHZ频率。

简介：摘要风力发电系统中电力电子变流器同步信号检测中所存在的问题，提出了一种结合单相锁相环(MFLL)、正序电压计算单元和同步参考坐标变换锁相环(SRFPLL)的改进型锁相环设计方法。

简介：摘要文中采用一种基于前馈解耦算法的矢量控制策略对机侧PWM变流器进行控制，设计一种基于DSC算法的锁相环系统，以实现变流器系统对三相不对称电网信号的分离以及信息提取。同时为了保证网侧变流器能够在不平衡电网条件下能够正常工作，采用基于DSC算法的不平衡电网下的控制策略，对正、负序电流分别进行控制。以10kW直驱风力发电机为研究对象、MATLAB为仿真工具进行仿真，仿真结果验证了永磁发电机矢量控制策略具有较好的动、静态性能，锁相环系统能够为控制系统提供准确的信息，且频率波动更小，同时验证了基于DSC锁相环的PI控制具有良好的动态性能。

简介：电荷泵型锁相环的设计主要集中在环路滤波器。为了解决各种环路滤波器对锁定时间要求较高,并在环路带宽较宽的应用中对参考频率附近杂散抑制不够,因而致使锁相环相位噪声及杂散恶化的问题。文中以ADF4117为基础,给出了一种带三阶无源环路滤波器的电荷泵型锁相环的设计方法。该方法能有效抑制杂散,使锁相环输出达到良好的相位噪声及杂散指标。

简介：摘要：本文研究基于三相四线制有源电力滤波器，对基于dq变换的软件锁相环进行了推导，并指出由于正弦函数的特点和闭环过程，系统会自动稳定在锁相正确时的运行点。研究相位和频率突变时PI参数的作用，为降低三相电压不对称和谐波对于锁相的影响，在PLL计算之前加入提取基波正序电压的环节。最后对上述内容进行仿真验证。

简介：准确的相位信息对大部分现代电能变换装置的稳定运行至关重要，比如高频PWM整流。软件锁相环（SPLL）具有设计自由、适应性强等优点可快速准确获得电网电压的相位和频率信息。本文针对电网电压不对称的情形，分析SPLL原理，获得SPLL线性化模型，设计SPLL控制器，讨论实际情况对控制器参数的要求，并用DSP实现所设计SPLL。仿真表明所设计SPLL良好运行于高频PWM整流，并对其他电能变换装置中的SPLL设计具有指导意义。

简介：【摘要】 基于 TSMC 0.18um RF CMOS工艺实现了一种用于电荷泵型锁相环的快速入锁结构。锁相环为数模混合电路提供稳定可靠的时钟信号，在上电与跳频过程应当越小越好，并且加速锁定过程不应当影响稳态相位噪声。快速入锁结构包括动态环路带宽单元及预置位反馈环，控制电路均采用全数字电路实现。在工作电源 1.8V情况下锁定时间为 1.12us，较传统结构锁定时间提升了 76.7%；整体相噪在稳态保持 -103.1dBc/Hz @1MHz，较传统结构仅上升了 0.3%。因此，快速入锁方案能够有效降低上电启动以及跳频时的锁定时间。

简介：<正>AnalogDevices,Inc.近日发布三款全新的锁相环(PLL)器件ADF5355/ADF4355-2/ADF4155,其中一款具有业界最宽的频率覆盖范围和最低的压控振荡器(VCO)相位噪声,且在单个器件中实现这些性能。ADF5355PLL具有同类最宽的55MHz至14GHz频谱范围;而ADF4355-2PLL的频谱范围为55MHz至4.4GHz。这些器件可供需要单片高性能宽带频率合成器的RF和微波通信系统

简介：摘要本文首先介绍锁相环的基本组成及原理，进而分析锁相环路锁定状态，归纳总结出三种判断锁相环路锁定的方法，并对三种方法进行对比分析。

简介：CMOS电荷泵锁相环的应用越来越广泛，这也加强了人们该内容的研究与分析。过去，受各方面技术原因的限制，CMOS电荷泵锁相环在具体应用过程中的能量消耗较大，这对其应用造成了一定的不良影响，而近几年随着各项技术的逐渐成熟，人们加强了对低功耗射频CMOS电荷泵锁相环设计的研究，从而满足低功耗、快速锁定要求。目前，人们在该项内容的研究上已经取得了一定的成绩，但是与期望的标准还存在一定差距。文章研究了一种低功耗射频CMOS电荷泵锁相环的设计。