简介:Doubledataratesynchronousdynamicrandomaccessmemory(DDR3)hasbecomeoneofthemostmainstreamapplicationsincurrentserverandcomputersystems.Inordertoquicklysetupasystem-levelsignalintegrity(SI)simulationflowfortheDDR3interface,twosystem-levelSIsimulationmethodologies,whichareboard-levelS-parameterextractioninthefrequency-domainandsystem-levelsimulationassumptionsinthetimedomain,areintroducedinthispaper.BycomparingtheflowofSpeed2000andPowerSI/Hspice,PowerSIischosenfortheprintedcircuitboard(PCB)board-levelS-parameterextraction,whileTektronixoscilloscope(TDS7404)isusedfortheDDR3waveformmeasurement.Thelabmeasurementshowsgoodagreementbetweensimulationandmeasurement.ThestudyshowsthatthecombinationofPowerSIandHspiceisrecommendedforquicksystem-levelDDR3SIsimulation.
简介:摘要:针对FPGA软件中对DDR3存储器的多任务访问需求,以某设计实例分析了DDR3存储器多任务访问需求,提出了设置等待机制、设置缓冲区和控制每个任务访问时间的设计思路,并进行了具体设计,最后在实物中进行了测试,符合工程使用要求。
简介:Intel4系列芯片组产品上市一年多时间以来.高性能的P45和高性价比的P43两款产品一直是Intel平台的主力悍将深受用户的欢迎。目前DDR3内存与DDR2的价格相差已不到50元.当AMD在大力普及AM3之时,Intel平台也在加紧进入DDR3时代的步法,支持DDR3的高端P45早已出现.而近期也有大批新版P43主板上市.无疑加速了DDR2内存退居二线。目前斯巴达克推出了一款P43新主板黑潮BI-521,不但增加了DDR3内存支持.同时还增加了独有的3Daudio音效等功能,上市售价为499元,为消费者组建全新超值平台带来新的选择。
简介:本文提出一种可编程扩频时钟发生器采用小数分频锁相环,扩频是以三角波通过∑△调制器调制反馈分频器的方式实现。为了提高宽扩展比,采用一种技术保持三角波在∑△调制器的输入范围内。使用的相位旋转技术由虚拟多相产生方法和相位补偿方法组成。该技术能有效地补偿瞬时时序误差和量化误差。可编程的时钟频率200-800MHz伴随中心和向下扩展(0~10%),RMS周期抖动在输出时钟在800MHz是7ps。测试芯片在40纳米CMOS制造技术提供了输出时钟800MHz时有10%扩张率,在10%扩频比时峰值减少是30分贝。所提出的可编程扩频时钟发生器从1.1V电源消耗5.181mw,设计仅占0.105mm2的面积。
简介:DDR3SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的SoC系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上,设计出DDR3控制器IP软核的整体架构,并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上,设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台,针对设计的具体功能进行仿真验证,并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读/写操作控制。在EDA仿真环境下,DDR3控制器IP软核的总线利用率达到66.6%。