简介：1硬件电路TMS320F206（简称F206）有1个通用输入引脚B10s和1个通用输出引脚XF，此外还有100、101、102和103引脚，分别对应I／O状态寄存器的IO0～IO3。这4个引脚通过异步串行口寄存器（ASPCR）和I／O状态寄存器（10SR）实现软件可控，可被单独配置成输入或输出。本文中使用100作为CPU卡（江苏意源公司iCos／Milv1．0）的复位引脚，102作为CPU卡的I／O（输入／输出）引脚，电路图如图1所示。
TMS320F206与CPU卡通信协议的优化
