针对高速机载雷达数据传输速度快、数据量庞大的特点,设计了一种基于FPGA的高速大容量双冗余载雷达数据存储系统。系统以FPGA为逻辑控制中心,采用高速FIFO和Flash流水线操作实现了高速雷达数据无缝缓存和连续高速存储,并采用二维无效块检测列表刷新算法保证了双冗余数据的可靠性,减少了FPGA内部资源的占用。试验结果表明：系统工作稳定,记录数据完整准确,能够实现对传输速率为24MiB/s高速并行雷达数据的双冗余存储。
火炮发射与控制学报
2017年1期
