学科分类
/ 1
10 个结果
  • 简介:PCB样品板及量产板厂晟钛去年财报出炉,税后盈余3269万元NTD;晟钛在转投资大陆华东浙江嘉兴厂后稼动率逐步提升,可望减少对母厂获利侵蚀。今年上半年度过谷底,下半年将有获利的爆发力。

  • 标签: NTD 盈余 PCB
  • 简介:随着IC器件等集成度的提高,其I/O数迅速由300上升到1000以上(1521产品已商品化),2000年可2500左右。表面安装技术(SMT)也由OFP迅速走向BGA,并进而把SMT推向芯片级封装(CSP或MCP)。因此,剧烈要求PCB有更高密度相适应,以把高密度元件用先进封装技术安装到PCB上来实现电子产品“轻、薄、短、小”化和多功能化目标。芯片级封装密度的PCB欲完全按目前常规PCB生产技术(含条件)来实现是困难的。因而推动了PCB生产技术的进步与变革。90年代以来,日本首先开发成功各种高密度型印制板(如SLC、B~2it和各公司自命名的牌号),我们把它们归类为集层法多层板(BUMB,Build-upMultilayerBoard)。这一类型PCB是在常规高密度PCB(如双面板、各种多层,像埋盲孔,甚至基板)上的一面(N+a)或双面(a+N+b)用各种集(增)层方法增加1-4层(今后会更多)来形成外表面很高密度的印制板,其密度可在SMT到CSP封装上使用。由于投资少,便可明显提高PCB性能价格比,因而引起全世界PCB业界的注目、研究和生产。由于BUM板首先在日本开发和应用,因而发展尤为迅猛,按JPCA统计(不含MCM—L和C),1996年BUM产值为80亿日元,1997年猛增到215.7亿日元,一年内增加了1.7倍。生产厂家由11家增加到16家,目前欧美也纷纷加入了这个系列。从大量资料和报导上看,BUM

  • 标签: 积层法 多层板 发展现状 绝缘层 多层印制板 日本
  • 简介:电近日正在加快28纳米以下制程布建步伐,位于中科园区的晶圆15厂第三暨第四期厂房,将同时兴建,预计2013年完工,这二座新厂,未来将成为台电跨足20纳米制程主要生产重心。

  • 标签: 纳米制程 电积 台积电 晶圆
  • 简介:近日,南兴发布公告称,向主席刘松炎出售Cosmo、Fittingco、Majestic及Ottawa全部股本(统称销售股份),以及为数约924575港元之销售贷款,总代价2,800万港元。出售集团主要包括生产工业层板及铜箔之生产厂房及设施。

  • 标签: 生产厂房 生产工业 积层板 出售 铜箔 COSMO
  • 简介:在半导体制造技术上,由于90nm→65nm微细化的LSI配线尺寸的出现,驱使着印制电路板导线宽度达到数百μm,最尖端技术已实现10μm。这种连接、接合、配线技术被称为“超连接技术”。作为新一代PCB技术一层法多层板,于20世纪90年代间,各个厂家掀起了对它的开发热潮。而当前以实现低成本为主要目标的“一次性层技术”,又将第一代层法多层板制造技术推向了一个更高的层次。为了达到印制电路板的高密度微细配线,现已开发出应用厚膜、薄膜混成技术的第二代层法多层板。本文全面论述了两代层法多层板技术的特点与发展。

  • 标签: 积层法多层板 印制电路板 厚膜 薄膜 电镀贯通孔 超连接
  • 简介:Cadence与台电12日联合宣布,用于新的CadenceVirtuoso客户设计平台的台电90nm射频工艺设计套件(PDK)已经面世。这一90nmRF工艺设计套件是台电一系列工艺设计套件之一,支持Cadence最新的用于模拟、混合信号和RF器件设计的Virtuoso平台。

  • 标签: CADENCE 工艺设计 设计工具 VIRTUOSO 设计平台 器件设计
  • 简介:电目前推出其最新版本的设计参考流程10.0版,能够进一步降低芯片设计门槛、提升芯片设计精确度、并提高生产良率。此设计参考流程10.0版系台公司开放创新平台的主要构成要素之一,并能延续其实现更先进设计方法的传统,解决28纳米工艺所面临的新设计挑战,并有多项创新以促成系统级封装设计的应用。

  • 标签: 芯片设计 参考流程 纳米工艺 台积电 先进设计方法 创新平台
  • 简介:随着大陆无晶圆厂(Fabless)IC设计公司不断冒出头来,芯片委外制造的需求也与日俱增,为大陆晶圆代工市场注入一股增长动能。市场研究机构ICInsights指出,2017年专业晶圆代工厂在中国大陆的营收预计跃增16%,达70亿美元,占全球晶圆代工产值13%的比重。

  • 标签: 市场占有率 晶圆代工 中国大陆 台积电 IC设计公司 研究机构